谷动谷力

 找回密码
 立即注册
查看: 780|回复: 0
收起左侧

【AD Altium Designer】Altium Designer 21 xSignal等长线设置

[复制链接]
发表于 2023-12-2 21:12:50 | 显示全部楼层 |阅读模式
【AD Altium Designer】Altium Designer 21 xSignal等长线设置原创 fog [url=]嵌入式加油站[/url] 2023-11-03 16:23 发表于广东


为什么pcb走线需要等长?
     可以参考这篇文章   PCB设计十大误区-绕不完的等长_等长仿真计算-CSDN博客,简单的理解就是时序是指电路系统的时间特性,即电路的状态随时间的变化情况。数字电路中的信号延迟、时钟频率。
     数字电路中,每个操作都需要在正确的时间执行,因为电子元件并不是瞬间完成其功能的。例如,在时钟信号的上升沿或下降沿处将数据写入存储器,然后等待一段时间后读取数据。如果在错误的时序下执行这些操作,从机数据接收错误,导致乱码,(奇偶校验位就是防止数据乱码)
    时序分析,在高速数字电路中,通过对电路的设计和模拟来确保电路操作的正确时间关系。它可以通过使用时序约束来指定电路组件之间的相对时序关系。时序分析可以帮助设计人员避免电路中的冒险现象、稳态和暂态时序故障等问题。
   时序匹配:在高速数字电路中,信号的到达时间对于确保数据的正确传输非常重要。如果信号经过的路径长度不同,就会导致信号间的时延差异,可能导致时序错误。通过保持信号路径等长,可以最大程度上减小时延差异,使信号到达终点的时间保持一致。
      信号完整性:信号在传输过程中可能会受到噪声、互相干扰和反射等影响。等长走线可以帮助降低这些问题的发生概率。当信号经过不等长的走线时,由于信号的传播速度是有限的,不等长的走线可能导致信号波形的失真和不完整。通过保持信号路径等长,可以减小这些问题的风险,提升信号的完整性。
        信号匹配:在差分信号传输中,等长走线也可以实现差分信号的匹配。差分信号是指同时传输正负两个相位相反的信号,通过比较这两个信号的差异来恢复原始信号。等长走线可以确保正负两个信号的传播时间一致,从而保持差分信号的匹配性能。
        1.添加xSignal,class
640?wx_fmt=png.jpg 编辑
640?wx_fmt=png.jpg 编辑2.再点击设置-创建xsignal,选择两个器件需要等长的网络
640?wx_fmt=png.jpg 编辑
点击分析可以选择要等长的网络
640?wx_fmt=png.jpg 编辑
规则中设置长度公差

640?wx_fmt=png.jpg 编辑
选择创建的类
640?wx_fmt=png.jpg 编辑
此时黄色表示警告,以黑色线为标准
640?wx_fmt=png.jpg 编辑
640?wx_fmt=png.jpg 编辑
黑色表示公差<=20mil



+10
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|Archiver|手机版|深圳市光明谷科技有限公司|光明谷商城|Sunshine Silicon Corpporation ( 粤ICP备14060730号|Sitemap

GMT+8, 2024-7-19 04:20 , Processed in 0.081771 second(s), 39 queries .

Powered by Discuz! X3.2 Licensed

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表