CK-Link HAD调试架构下 玄铁JTAG接口如何连接

sunsili

CK-Link HAD调试架构下 玄铁JTAG接口如何连接


HAD调试架构下，玄铁私有两线JTAG接口如下，

TCK接pad_had_jtg_tclk

TRST接pad_had_jtag_trst_b

pad_had_jtg_tms_i，had_pad_jtg_tms_o，had_pad_jtg_tms_oe外部要集成一个三态门，再接到TMS。

参考下图，


CK-Link上JTAG的引脚如下：


接口中的 nRST 信号，是受 T-Head 调试器控制的，可按照用户需求输出低电平，客户可以将其连接到 CPU 的复位引脚上。用户可以在 T-Head 集成开发环境或者 GDB 环境中直接控制 T-Head 调试器复位 CPU。该信号是可选信号，如果没有复位需求可以保持该引脚悬空。

接口中的 VREF 信号是开发板的输出信号，应该连接到开发板中给芯片 IO 供电的电源上。目前 T-Head 调试器支持的芯片 IO 电压范围：1.2V - 3.6V。