谷动谷力

标题: 【电子基础知识】晶振频偏产生原理及背景教程（一） [打印本页]

作者: 谷谷小师妹 时间: 2023-11-22 09:29
标题: 【电子基础知识】晶振频偏产生原理及背景教程（一）
【电子基础知识】晶振频偏产生原理及背景教程（一）

为实现系统或多个子系统的系统时钟同步或工作同步，电子产品通常会进行频率的校准。系统时钟通常由晶振产生。如下将从晶振、晶振工作原理、晶振选型以及生产环节来评估晶振及频偏校准。

1 什么是晶振

晶振一般指石英晶体振荡器，他是一种使用逆压电效应的电子振荡器电路；它的基本构成大致是：从一块石英晶体上按一定方位角切下薄片，在它的两个对应面上涂敷银层作为电极，在每个电极上各焊接一根引线到管脚上，再加上封装外壳就构成石英晶体振荡器，简称石英晶体或晶体、晶振。其产品一般用金属外壳封装，也有用玻璃壳、陶瓷或塑料封装。

2 晶振工作原理

晶体振荡器有晶体、电容、电感组成，当电容和电感与晶体串联时，形成一个谐振回路。当外部电压施加到晶体时，晶体会振荡，产生一个稳定的信号。它的谐振频率与晶片的切割方式、几何形状、尺寸等有关；当晶体不振动时，可把它看成一个平板电容简称静电电容C，它的大小与晶片的几何尺寸、电极面积有关，一般约几个pF或几十pF.当晶体振荡时，机械振动的惯性可用电感L来等效。

晶振的等效电路显示了一个串联RLC电路，它标识晶体的机械振动，与一个电容Cp并联，它标识晶体的电气连接。

3 晶振频率偏差及原因

晶振频率偏差是指晶振输出的频率与其标称频率之间的差异，晶振频率偏差会影响整个电路的的工作稳定性和精度，因此在电路设计和制造中需要对晶振频率偏差进行合理的控制和调整。

晶振频率偏差原因：

晶振本身的制造误差，主要受设备精度影响。晶振在制造过程中因设备原因，通常会设定在一定频偏的误差范围下进行生产，所以晶体的频率和标称频谱会存在一定的偏差。
环境温度的变化，晶振的频率与环境温度也有关系，当环境温度发生变化时，晶振的频率也会发生相应的变化。这也是产品生产时关注生产车间温度恒定状况的一个重要因素。
电源电压的波动，晶体的频率与电源电压也有一定的关系，电源电压发生波动时，晶振的频率也会发生相应的变化。这个在产品的设计中，基本会提供稳定的电源电压，对晶振的选型基本没太大影响。

4 低延时晶振选型背景

低延时设备，或者具有多接受端且相互间需要高精度同步的设备，对于晶振频偏有严格的要求。
MCU系统时钟来源均来自于晶振，通过调整芯片内部的电容cap值来动态调整系统频率误差。芯片内部一般有默认的cap值, 越靠近此中心值，调整越线性，PPM步进比较小。越远离此中心值，调整越非线性，PPM步进比较大。最终反馈到MCU系统时钟的精度就会有影响。
低延时设备，接收端需要跟踪发射端的时钟（具体依程序应用设定为准），并且多个接收端之间需要同步。因带宽比较紧张，收发包的时间margin比较小，跟踪时，MCU系统时钟精度越高，可调整步进越小，越容易跟踪。

实施步骤

选取晶振要求：新设计一块PCB板，芯片用内部默认的cap值, 选择相应封装的晶振，考虑到PCB板载电容，与晶振厂家选择几款负载电容（12pf,11pF,10.5pF,10pf,9pf等）不同的晶振上板测试频偏，希望在芯片默认值cap值状况下的频偏有频偏正偏，也有频偏负偏，能均匀分布。为了确保频偏测试精度，建议统一用仪器进行校准。
考虑到晶振的品质稳定性 ,抽样10pcs晶振进行测试满足产品要求，便可认为100000pcs的晶振没有问题，这里按照10/100000PPM来估算的。
按上述步骤实施后，试产100pcs模块，从生产数据中找出偏离0x60最大的cap值模块，进行连接，回连的相关压力测试。
不同PCBA综合评估。产品可能同时具备发射和接收端，两者的PCBA及layout不同，因其板载寄生电容等因素影响，造成频偏也会有不同，此时需要进行综合评估选用合适的负载电容晶振进行生产。

欢迎光临谷动谷力 (http://bbs.sunsili.com/)