【FPGA】跨时钟设计：异步FIFO设计

查看数: 2255 | 评论数: 0 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2023-8-2 09:16

本帖最后由 sunsili 于 2023-8-2 10:02 编辑【FPGA】跨时钟设计：异步FIFO设计文章来源于IC的世界，作者IC小鸽 1、异步FIFO 在ASIC设计或者FPGA设计中，我们常常使用异步fifo（first in first out）（下文简称 ...

GMT+8, 2025-6-7 00:06 , Processed in 0.183755 second(s), 37 queries .

快速回复 返回顶部 返回列表

		自动登录	找回密码
密码			立即注册