允许重新定位仿真直流工作点标签。#17228
分配给符号后,在封装查看器中显示引脚名称。#17349
始终定义默认网络类,即使该类不存在。#17388
支持导入 Altium ASCII 原理图文件。
导入 EasyEDA 原理图时,如果根图纸是唯一的图纸,则将对象放在根图纸上。
导入 EasyEDA 原理图时,支持点和时钟符号引脚样式。
在导入 EasyEDA 原理图时支持多页原理图。#17219
修复“特殊粘贴”时保留现有符号注释的问题。#17231
不无关属性变更时,不更新原理图的连接。
修复 Database Library 缓存内存泄漏。#17435
交叉探测时不在随机符号上标记焦点。#17531
修复 EasyEDA Pro 原理图解析器中未使用的角度导致的警告。
点击 ERC 标记时不打开 ERC 对话框。#17383
双击 ERC 标记时选择正确的 ERC 对话框条目。#17383
在 ERC 中检查总线无连接。#13285
在编辑时保持层次结构导航器展开状态。#16635
在撤销或重做导致图纸名称变更时更新层次结构导航器。#17721
修复增量连接问题。#17528
让带有网类标识符的网络记住它们属于哪个网类。#17720
BOM 导出后应关闭对话框。#17779
修复复用已加载原理图时丢失实例数据的问题。
修复在引脚数量不同的情况下连续更改符号导致崩溃的问题。#17851
在敷铜(zone)运行板边间隙规则。#17292
不允许在 PCB 编辑器中选择隐藏的封装文本。#17271
使 "设置走线与过孔属性" 对话框中的 "设置为指定值"下拉菜单更清晰。#17216
删除 走线和过孔 属性中的 网络类/自定义规则 处理。#17216
不将不同层上的盲孔标记为 DRC 的 "钻孔距离太近"。#17426
允许为过孔数量约束指定最小值。#17234
修复 "名称/前缀" 类型文本不在封装中时,EasyEDA 导入程序崩溃的问题。
修复 Fabmaster (CADENCE ASCII) 导入时封装图形的位置和方向。#17239
修复 DRC 对话框中的区域(zone)交叉探测。
修复导入 Altium PcbDoc 时的崩溃。#17351
修复在存在封装库版本时导入 Eagle 电路板的问题。#12897
提升切换分配给网络类的 ratsnet 视图时的性能。#17115
正确处理锁定的表格单元。#17439
修复交换图层时的问题。#17371
修复在 STEP 导出时带有圆形轮廓的电路板的问题。#17446
更好地处理连接两个圆弧的小段。#17499
正确翻译 gerber 文件输出中的汉字。#17534
修正敷铜区域和 net-tie 区域之间的间隙违规。#17223
在测量工具的上下文菜单中添加切换水平、垂直和 45 度模式条目。
修复在高亮显示的网检查器上编辑长度调整时的性能问题。#17068
修复移动和撤销后性能问题。#17420 和 #17561
在属性面板中对网络名排序。#15590
修复敷铜与焊盘的连接问题。#17559
在属性管理器中显示组。#17496
将文字高度和宽度限制为 1 mil。#17543
修复运行 DRC 时的堆栈溢出。#17560
修复移动后撤销导致的“幽灵”封装。#17592
DRC 性能优化。#17434
删除蛇形线导线后,网络检查器中显示负长度的导线。#17527
修复计算间隙时的选择对象卡顿的问题。#17327
修复在同一层选择两个具有不同网络敷铜时的冻结问题。#17327
修复敷铜时的 race condition。#17180
避免从 CADSTAR 导入时因走线丢失而崩溃。#17523
防止 PNS 布线器创建间隙违规的导线。#16879
拖动过孔时不违反 DRC 规则。#16293
添加对 IPC2581 导出语法的更正。
更改封装时更新封装字段。#17598
修复打开电路板时的崩溃。#17664
防止移动时走线消失。#17110
修复框选包含一个过孔和一个规则区域时的崩溃。#17687
当使能“移除多余导线”,并 reroute 已存在导线"时,不丢弃走线段。#17582
修复翻转封装中的反转文本。#17546
修复移动封装后的卡死。#17763
当无法在 STEP 导出中创建导线时导致的导出失败。#17774
修复 gerber 输出中倒角焊盘的阻焊对齐错误。#17793
修复带有 courtyard 条件的自定义设计规则时敷铜导致的崩溃。#17791