【STM32应用笔记】巧用STM32片内RTC亚秒特性之应用示例 - 谷动谷力

绝大多数STM32系列里的RTC都具有亚秒【或称子秒】计数单元。为了了解亚秒特性及功能，不妨先看RTC的功能框图。本文中的有关截图若无特别说明均来自STM32L4系列参考手册。

RTC的时钟源【RTCCLK】可以是LSE、LSI或者HSE/32，由RTCCLK最终变成日历的秒脉冲驱动信号经过了2次分频。先经过上图中A处的异步分频单元，默认分频系数是128，形成ck_apre时钟，默认情况下该时钟频率为256Hz；然后该时钟脉冲来到图中B处的同步分频单元，默认分频系数为256，最终形成1Hz的秒脉冲【ck_spre】到日历单元。关于两分频单元分频系数的配置，通过对RTC_PRER寄存器的相关位编程实现。

其中异步分频系数配置位【PREDIV_A】有7位，同步分频系数【PREDIV_S】有15位。另外，同步分频单元还包括采用向下计数方式的亚秒计数器，它基于异步分频后的时钟ck_apre进行计数，溢出时的重装值等于PREDIV_S。一般来讲，它的一个计数周期就是1s,其计数分辨率或精度为【1/(PREDIV_S+1)】秒。与之配套的亚秒寄存器，实时记录亚秒计数器的计数值，有效数据位乃16位，比PREDIV_S多1位，多出的1位另有它用，此处不表。

显然，当有了这个亚秒计数器后，我们就可以获得少于1秒的时间，或说秒的小数部分---亚秒，其精度由同步分频系数PREDIV_S决定，某时刻的亚秒数通过亚秒寄存器获取，对应的亚秒时间可以通过上图中第2个红色方框内的算式求得【提醒：亚秒计数器采用向下计数方式】。

我们知道RTC除了提供基本的日历功能外，还有很好的低功耗特性，常用于低功耗的唤醒。有些低功耗应用场合，虽然系统需要周期性的唤醒，但对唤醒周期的一致性要求往往并不严格、很多时候的周期值往往远达不到秒级，比方在10个毫秒上下、几十个毫秒左右、100毫秒量级不等。像这种场合，我们可以考虑使用RTC的亚秒特性和ALARM功能实现周期性唤醒。

假设某STM32用户有这样的需求，他的系统涉及低功耗，需要周期性地做休眠与唤醒的切换。他希望系统进入休眠后每隔50±20ms的时间范围内被唤醒，唤醒后做些基本的检测处理后又进入休眠。要实现这个需求，对于很多带LPTIM的STM32系列也很方便实现。

不过，今天主要想聊聊如何通过RTC来实现该需求。了解STM32的RTC的人可能知道，RTC模块往往还自带一个专门的16位向下计数的唤醒定时器，即下面RTC局部框图中红框所在单元。我这里要分享的也不是这个专用唤醒定时器，而是想基于ALARM事件和亚秒特性来实现上面需求。

对于RTC的ALARM功能我们都不陌生，即先预设需要ALARM的时间点，当日历时间跟设定的ALARM时间匹配时就可以触发ALARM事件及中断。对于ALARM时间点的报警条件可以有很多灵活的组合配置，比方我们可以设置在某月某日某时某分某秒ALARM，也可以设置在某分某秒ALARM，其它不关心，或者仅设置在某个亚秒时刻ALARM，其它不关心。

上图中四种ALARM设置，灰色部分表示不关心项，即不参与日历值与ALARM设定值相关项的比较。这里分别表示的警情时刻是：

我们回到前面提到的需求，每隔50±20ms做唤醒，即30ms~70ms范围内实现唤醒都可以接受。如果说使用ALARM中断，相信很多人自然会想到，先设定一个ALARM点，等唤醒后再修改新的ALARM值，就这样延续下去。

这样操作也是可以的，即每次在ALARM中断里修改新的ALARM时间点。下图是对ALARM值进行编程的流程【设置时先要关闭ALARM，修改ALARM值后再手动开启ALARM单元】：

不过，结合眼前的应用需求，我们可以不使用上面的做法，而是巧妙地使用RTC亚秒特性来实现周期性的ALARM以满足需求。怎么个巧法呢？一起来看看。

依据现有的分频配置，则亚秒的时间精度或者说分辨率为（1/256）秒，3.9ms的样子，即亚秒计数器每计1个脉冲所对应的时间就是3.9ms，算4ms吧。

谈到这里，我们跳跃一下思路，换个数学话题聊聊。【注：这个地方可能有点突兀。突兀的突悟往往离不开艰辛的修行。】

这里有从0开始按照从小到大排列的一批足够多的自然数列，按10进制展现。我们来看看几种情形：

1、如果找出只要个位数相同的数据，仍然按照从小到大排列，每相邻两个数的差值一定是10。对不对？

2、如果找出只要个位数与十位数都相同的数据，仍然按照从小到大排列，每相邻两个数的差值一定是100。没错吧。

3、如果找出只要个位数与十位数以及百位数都相同的数据仍然按照从小到大排列，每相邻两个数的差值一定是1000。结论也没问题。

到此，我们应该发现规律了，通过关注低几位数相同而重新有序排列而成的相邻数据之差即为10的几次方，其实这里相邻数的差值也就是原自然数列中两个数的位置间隔。

好，我们不妨改变下数据的进制看看。还是从0开始按照从小到大排列的一批足够多的自然数列，按2进制展现。依然看看几种情形并得出相应结论。

1、若找出只要低1位数相同的数据，仍按照从小到大排列，每相邻两个数的差值一定是2；

2、若找出只要低2位数都相同的数据，仍按照从小到大排列，每相邻两个数的差值一定是4；

3、若找出只要低3位数都相同的数据仍按照从小到大排列，每相邻两个数的差值一定是8；

同样，我们也发现规律，通过关注二进制数的低几位相同而重新有序排列而成的相邻数据之差即为2的几次方。我们可以基于下图的一批二进制数据表格做些直观的观察。【橙色代表低2位相同的数据，绿色代表低3位相同的数据，红色代表低4位相同的数据】

我们知道，包括亚秒在内的整个日历数据实质上是个具有高低顺序和进位关系的数据，其中，亚秒是整个日历数据里的最低端。当我们设置ALARM参数时，如果说只关注亚秒的低1位，其它都不关心。基于前面的数学话题铺垫可知，每当出现低1位数据相同的两个相邻数，总是相差2个计数单位，这里就是2个计数脉冲。换言之，每隔2个计数脉冲，结合前面分析，即每隔8ms都会触发ALARM事件。

如果说只关注亚秒的低2位，其它都不关心，那么每当出现低2位数据相同的相邻数，总是相差4个计数单位，即4个计数脉冲。换言之，每隔4个计数脉冲，即16ms都会触发ALARM事件。

如果只关注亚秒的低3位，其它参数都不关心，每当出现低3位数据相同的相邻数，总是相差8个计数单位，即8个计数脉冲，每隔32ms都会触发ALARM事件。

谈到这里，设置的只关心亚秒的位数跟ALARM周期的关系应该说很清晰了。我在下面简单罗列了基于前面条件下亚秒的关心位数与ALARM周期的对应表：

现在期望的唤醒周期是50±20ms，我们配置亚秒计数器的低3位或者低4位作为ALARM的比较位【说关心位、参与位什么的都可以】，其它设置为不关心就可以满足要求。我们不妨选择亚秒计数值的低4位参与比较，即每两次相邻ALARM相差16个计数脉冲，周期约为64ms。

这里的ALARM配置只选择亚秒的低4位参与比较，既然这样其它参数就无所谓了。其中那个用于比较的亚秒值我这里写的12,这个值写多少并不影响ALARM周期的拟定，只会影响每次发生ALARM事件时的亚秒计数器的低4位的值。其实，当我们选定只关心亚秒计数器的低4位时，重复ALARM的周期就已经定了。

我在ALARM中断里读取每次发生ALARM事件时的亚秒值。我截取几个连续ALARM事件的相关信息在如下几幅图。其中变量Sub_Value和stime1.SubSeconds是一个东西，表示发生ALARM事件时亚秒计数器的值。比如下面各截图中的236、220、204、188、172、156几个数，显然两相邻数的间隔保持准确的16个计数脉冲，若把这几个数转成2进制，他们的低4位都是1100B,即我在前面ALARM设置的亚秒比较值12。

若在每次的ALARM中断里把发生ALARM的时间点实时打印出来，可以清晰地看到相邻两次ALARM事件的时间间隔固定在63ms左右，这个值跟前面规划的基本一致。

有人或许会问，相邻ALARM事件的时间差为什么没有计数脉冲数差值那样稳定精准。我认为主要有两点原因，一是我测试时并没有使用标准的32768外部时钟，而是选择的内部LSI，它的频率一般在31Khz到33KHz之间，不像LSE那么精准。还有一个原因，在做亚秒时间计算时，因为无法整除原因肯定会带来计算偏差。

利用上面方法可以省去每次修改ALARM配置的操作，类似这种具有周期性且周期不大于1秒的应用都可以尝试考虑上述方法，必要的时候可以考虑调整同步分频系数即亚秒计数器的重装值以满足具体的时间精度要求。当然，调整同步分频系数的同时往往要调整异步分频系数，原则上异步分频系数要尽量大以充分降低RTC模块带来的功耗，具体应用时我们可以综合考虑后再做调整。

今天的STM32片内RTC亚秒特性以及应用演示的分享就到这里，抛砖引玉，愿君有所获。