PCB 电源设计 去耦电容
PCB 电源设计 去耦电容“ 上文介绍了电源传输网络PDS设计中的基本概念，其中多次提到了“去耦”电容，本文就“去耦”电容的应用，做进一步的分析 。”
"去耦"电容实际上并不是去除来自电源网络或其他神秘来源的耦合噪声，因此，“去耦”电容这一命名可能会引起一定的误解。如果电源网络存在噪声，通常是由于负载电路需要从电源网络中汲取较大的电流，而电源传输网络（PDS）的输出阻抗较高所致。结果是，当负载电流较大时，终端会出现电压下降，从而导致纹波现象的出现。而“去耦”电容在电源传输网络中的真正作用是：在保持自身阻抗较低的同时，为负载电路在切换状态时提供所需的电流支持。理解了这一点，就会更容易理解为何每个电源传输网络都需要使用不同容值的多个电容。电容的类型一般来说，电容的容量越大，其尺寸也越大。然而，在大多数情况下，电容的物理尺寸、封装类型、材质和安装方式比容量更为重要。所有电容都具有寄生参数，而这些参数决定了电容在不同频率下的有效性。最常见的“去耦”电容包括以下几种类型：铝电解电容如图所示，不论是表面贴装还是直插式的，只要在PCB上看到“笔直”摆放的电容，通常都是铝电解电容。
铝电解电容的特点是：
[*]容值大、体积大、耐高压以及低ESR（等效串联电阻）。
[*]由于电解液挥发的影响，长时间使用会导致容值下降。
铝电解电容在高压应用中非常常见，例如在48V的DC-DC输入端。然而，由于其较大的尺寸，在低压场景中使用较少。钽电容钽电容代表了高性能的象征，属于电解电容家族的一种。它以金属钽作为介质，而不是电解液，因此非常适合在高温环境下工作。美国制造商（例如Kemet、AVX）的钽电容通常呈黄色，而日本制造商（例如SANYO）则更倾向于黑色。钽电容的特点包括：
[*]容量范围广泛，从1微法（uF）到1000微法（uF）
[*]中等尺寸（体积小但容量较高）
[*]低耐压
[*]低ESR（等效串联电阻）
尽管价格较高，可选择性较少，但钽电容的失效率很低。随着铝电解电容的推广，钽电容在许多低端应用中面临被替代的趋势。然而，在高端领域，如军工领域，钽电容仍然是不可或缺的。在某些高端消费电子领域，例如下图所示的高端显卡中，也可以看到钽电容的应用。陶瓷电容陶瓷电容通常是最小和最经济的选择。几年前受到疫情的影响，片式多层陶瓷电容器（MLCC，即Multi-layer Ceramic Capacitor）的供应严重短缺。。陶瓷电容有各种不同的尺寸、容值和耐压值。根据电解质材料的不同，陶瓷电容也被分成多个品类。例如，使用X7R作为电解质的陶瓷电容具有较高的质量，具有极高的电压稳定性和低的ESR，且适用于宽温度范围，非常适合用于滤波和去耦应用。另外，以Y5V作为电解质的陶瓷电容具有较高的介电常数，因此单位容量的电容值较高，从这个角度来看，适合于一些"去耦"的场景，但其稳定性较差，受温度和电压变化影响较大，因此不是很理想的"去耦"选择。陶瓷电容的特点包括：
[*]容值小、尺寸小、ESR低
[*]价格最低，可靠性高
排容排容是由多个电容排列而成的电容阵列，主要应用于对元器件空间要求严格的PCB，例如手提电脑、PDA、手提电话等，尤其适用于输入输出接口电路。从性能角度来看，排容可以降低电容的ESL。然而，排容的价格通常是同等容值的陶瓷电容（以0603为例）的至少10倍。为了节省成本，可以并联两个0603尺寸的陶瓷电容，同样可以实现一个排容的ESL。排容的特点是：
[*]节省PCB空间，阵列式的触点可以使ESL非常低
[*]价格贵
电容等效电路下图是一个去耦电容的等效电路：每个电容都会存在两个寄生参数，可以等效为一个串联电阻ESR（Equivalent Series Resistance）以及一个串联电感ESL（Equivalent Series Inductor）。ESR、电容、ESL的阻抗如下：因此，去耦电容的有效阻抗计算公式为：
串联谐振
由上述公式可得，当达到串联谐振频率f，使得XL=Xc时，电容的阻抗最小，即ESR的阻值。当频率高于谐振频率时，电容呈现出电感的特性。
下图是一个1 uF的0603陶瓷电容的频率-阻抗曲线：串联谐振频率在3.5 MHz。超过3.5 MHz后，电容的阻抗取决于ESL。
并联谐振如果PCB采用了电源平面对，还需要考虑平面电容与PCB表面上的所有其他电容之间的相互作用，可能会在某个频率产生阻抗尖峰（Impedance Hole）该频率通常大于串联谐振频率（因为平面电容的容值通常大于PCB表面上的电容），我们称其为并联谐振频率。下图是PCB板上的电容等效模型：
在高频的时候，电容“C”相当于短路。并联谐振频率发生在XL(陶瓷电容的ESL)及XC-PCB(平面电容阻抗)相等的时候。在并联谐振频率处，电路的阻抗幅度与陶瓷电容的ESR成反比：
如果ESR非常小，阻抗将变得非常大。这一典型问题通常出现在几百MHz的频率下，如果并联谐振频率恰好等于时钟或某个信号的谐波频率，则阻抗会显著增大。因此，在选择电容时，必须考虑ESR的合理范围：ESR应当足够小以保证低频时的频率特性，但同时又需足够大以抑制并联谐振频率时的阻抗尖峰。下图显示了1 uF的0603陶瓷电容及PCB平面电容为10 nF时的频率-阻抗曲线：图中显示了不同ESR陶瓷电容在串联谐振频率和并联谐振频率下的阻抗。粉红色曲线代表PCB平面电容。可以观察到，与PCB平面电容的阻抗相比，在并联谐振频率时，阻抗总是较高的。当ESR为20毫欧姆时，在并联谐振频率35.6 MHz处，阻抗尖峰达到了9.5欧姆。去耦电容特性测量下图为测量“去耦”电容特性的参考电路及实际测试的情况：下图为常用去耦电容的特性：最后一列中的 "Fres" 表示电容的串联谐振频率，一旦超过这个频率，电容的特性将变得感性，其阻抗会迅速上升。这些数据是基于电源平面与装配去耦电容层非常接近的情况得出的，电容的焊盘到电源平面的过孔长度仅为11 mils。下图展示了三种不同类型电容的频率响应曲线：所有电容的容值都为0.1 uF，由于测试板的电容焊盘到电源平面的过孔长度略大（30 mils），因此测出的ESL与上表相比略大：平面电容从上表可见，即使使用容值仅为0.01 uF的电容，其串联谐振频率也只能达到50 MHz。一旦频率超过此阈值，电容将无法为负载提供低阻抗路径。这时，使用电源平面对是必要的。关于电源平面对的详细介绍已在前文提及，此处不再赘述。因此，可以得出以下结论：当VDD与GND的电解质厚度为3 mils时，电源平面的电容为每平方英寸300 pF。然而，如果考虑到AntiPad或者过孔到平面的间距，实际的有效容值约为85%左右。对于BGA器件而言，由于存在较多的过孔，其有效容值仅能达到70%左右。
去耦电容的摆放在探讨这个话题之前，我们先明确一个概念：电源平面对的ESL（等效串联电感）远小于普通电容。篇幅有限，我们暂时不深入分析其中的原因。大家普遍认为，去耦电容应尽可能地靠近芯片的电源和地。但这个结论是否绝对正确呢？实际上，更准确的说法是：如果电路板上不存在电源平面对，那么去耦电容确实应该尽可能地靠近芯片的电源和地。然而，如果电路板上存在合理设计的电源平面对（即平面电容），那么去耦电容的放置位置对电路性能的影响并不会那么大。此时，更重要的是考虑如何更方便地进行走线或者装配，而不仅仅是电容的位置。下图展示了一个电容测试板，该板上有8个平面、6个信号层和2个外层。通过配合测量，电源/地平面对的容值为15.77 nF。在测试板的左侧，我们可以看到两根焊接在PCB上的同轴电缆引线，用于测量。考虑到电源平面对的低感抗，电容的布局位置并不是特别重要。在这种情况下，更需要关注的是过孔的长度（从表面到地平面）以及电源平面到集成电路（IC）的距离。为了验证电容在不同位置的效果，我们沿着板的长度方向，每隔2.5英寸摆放一个0.1微法（uF）的0603电容。下图展示了实际测得的在不同位置摆放电容时的阻抗-频率曲线：放大细节：可以看到，电容不同的位置只是使串联谐振频率偏移了8%左右；而并联谐振频率几乎没有差异。可见，在电源平面/地平面设计良好的情况下，去耦电容摆放的位置并没有太大的影响。
页:
[1]