【IC推荐】CI1301 CI1302和CI1303高性能神经网络智能语音识别...
【IC推荐】CI1301 CI1302和CI1303高性能神经网络智能语音识别芯片 BNPU芯片概述
CI1301、CI1302和CI1303是启英泰伦研发的新一代高性能神经网络智能语音识别芯片，集成了启英泰伦自研的脑神经网络处理器BNPU V3和CPU内核，系统主频可达220MHz，内置高达640KByte的SRAM，集成PMU电源管理单元和RC振荡器，集成双通道高性能低功耗Audio Codec和多路UART、IIC、IIS、PWM、GPIO、PDM等外围控制接口。芯片仅需少量电阻电容等外围器件就可以实现各类智能语音产品硬件方案，性价比极高。
CI1301、CI1302和CI1303使用工业级设计标准，具有较高的环境可靠性，芯片工作温度范围在-40°C到 +85°C之间，符合MSL3级湿敏等级，符合IEC 61000-4-2 的4K接触放电试验标准，符合FCC电磁兼容标准，符合ROHS和REACH环保标准。
CI1301、CI1302和CI1303采用了启英泰伦的3代BNPU技术，该技术支持DNN\TDNN\RNN\CNN等神经网络及并行矢量运算，可实现语音识别、声纹识别、命令词自学习、语音检测及深度学习降噪等功能，具备强劲的回声消除和环境噪声抑制能力。该芯片方案还支持汉语、英语、日语等多种全球语言，可广泛应用于家电、照明、玩具、可穿戴设备、工业、汽车等产品领域，实现语音交互及控制和各类智能语音方案应用。
请点击 ☞CI1301芯片数据手册 ☞CI1302芯片数据手册 和 ☞CI1303芯片数据手册 下载完整的芯片数据手册。
表G-1 芯片信息
芯片型号 FLASH容量 RAM容量 封装信息
CI1301 1MByte 640KByte SSOP24(8.6mm*6.0mm*1.64mm)
CI1302 2MByte 640KByte SSOP24(8.6mm*6.0mm*1.64mm)
CI1303 4MByte 640KByte SSOP24(8.6mm*6.0mm*1.64mm)
注意：CI1303芯片内置Flash容量更大，可以支持更大容量的神经网络模型和更多播报音等功能，具备更好的降噪效果并支持OTA升级功能，CI1301和CI1302芯片暂不支持OTA升级功能，且因Flash容量的原因如支持声纹识别，则不支持语音识别，如想既支持声纹识别又支持语音识别，请用CI1303芯片。
CI1301、CI1302和CI1303可应用的部分产品领域：
智能家电
智能玩具
智能照明
智能可穿戴
智能工业
智能汽车
CI1303应用框图
图G-1 CI1303芯片应用框图
芯片特性如下：
神经网络处理器BNPU V3
采用3代硬件BNPU技术，支持DNN\TDNN\RNN\CNN等神经网络及并行矢量运算，可实现语音识别、声纹识别、命令词自学习、语音检测及深度学习降噪等功能
CPU
32位高性能CPU，运行频率最高支持220MHz
32-bit单周期乘法器，支持DSP扩展加速
存储器
内置640KB SRAM
内置512bit eFuse
内置1-4MB Flash
音频接口
内置高性能低功耗Audio Codec模块，支持双路ADC采样和单路DAC播放
支持Automatic Level Control (ALC)功能
支持8kHz/16kHz/24kHz/32kHz/44.1kHz/48kHz采样率
支持一路IIS音频扩展通路
支持一路PDM接口，可对接单个或两个数字MEMS麦克风
电源管理单元PMU
内置3个高性能LDO，无需外加电源芯片，外围仅需少量阻容器件
支持5V供电直接输入，供电范围最小支持3.6V输入，最大支持5.5V输入
时钟
内置RC振荡器，也支持外接晶体振荡器；开发者可根据不同应用方案选择采用内置RC或者外接晶体作为芯片时钟源
SAR ADC
1路12bit SAR ADC输入通道，采样频率可达1MHz
ADC IO可与数字GPIO进行功能复用
外设和定时器
3路UART接口，最高可支持3M波特率
1路IIC接口，可以外接IIC器件进行扩展
6路PWM接口，灯控和电机类应用可直接驱动
内置4组32-bit timer
内置1组独立看门狗（IWDG）
内置1组窗口看门狗（WWDG）
GPIO
支持10个GPIO口，可以作为主控IC使用
每个GPIO口可配置中断功能，全部GPIO口支持上下拉可配置
部分GPIO支持宽压5V电平信号直接通信，无需外接电平转换但需要外接上拉到5V的电阻
软件开发支持
提供完整软件开发包、应用方案示例和语音开发平台在线制作固件等功能，详情请访问：https://aiplatform.chipintelli.com
固件烧录和保护
支持UART升级和固件保护
EMC和ESD
良好EMC设计，支持FCC标准
内部ESD增强设计，可通过4KV接触放电试验
ROHS和REACH
采用环保材料，支持通过ROHS和REACH测试
封装和工作温度范围
封装形式：SSOP24，尺寸为长8.6mm，宽6mm，高1.64mm
工作环境温度：-40℃ 到85℃
引脚描述
CI1301、CI1302和CI1303芯片引脚完全兼容，引脚图如图P-1所示：图P-1 芯片引脚图芯片各个引脚功能如下表描述：表P-1 芯片引脚功能描述
Pin NumberPin namePin typeIO 5V-TolerantIO power-on default stateDescription and alternate functions
1AVDDP--3.3V 模拟 LDO 输出管脚，同时也是模拟 供电输入管脚，外接 4.7uF 电容
2VIN5VP-
VIN5V 是 PMU 电源输入引脚。正常工作 输入电压范围为 3.6V-5.5V。外部连接一 个 4.7uf 输入电容器。该引脚的最大输入 电压为 6.5V。请注意该引脚需要添加过压 和浪涌保护装置，例如 TVS 和 4.7 欧姆电 阻，以防止浪涌冲击
3VDD33P--3.3V LDO 输出管脚，外接 4.7uF 电容
4VDD11P--1.1V LDO 输出管脚，同时也是内核供电 输入管脚，外接 4.7uF 电容
5GNDP--Ground PAD
6XINI--1. 外部晶振管脚 XIN（上电默认状态）（正 常应用无需外接晶振）
2. GPIO PA0
3. PWM5
7XOUTO--1. 外部晶振管脚 XOUT（上电默认状态） （正常应用无需外接晶振）
2. GPIO PA1
8GNDP--Ground PAD
9PA2IO√IN,T+D1. GPIO PA2（上电默认状态）
2. IIS_SDI
3. IIC_SDA
4. UART1_TX
5. PWM0
10PA3IO√IN,T+D1. GPIO PA3（上电默认状态）
2. IIS_LRCLK
3. IIC_SCL
4. UART1_RX1
5. PWM1
11PA5IO√IN,T+D1. GPIO PA5（上电默认状态）
2. IIS_SCLK
3. PDM_DAT
4. UART2_TX
5. PWM3
12PA4IO√IN,T+U1. GPIO PA4（上电默认状态）/PG_EN（根据上电时电平状态判断是否进行编程，高电平时启动编程功能）
2. IIS_SDO
3. PWM2
13PA6IO√IN,T+D1. GPIO PA6（上电默认状态）
2. IIS_MCLK
3. PDM_CLK
4. UART2_RX
5. PWM4
14PB5IO√IN,T+U1. GPIO PB5（上电默认状态）
2. UART0_TX
3. IIC_SDA
4. PWM1
15PB6IO√IN,T+U1. GPIO PB6（上电默认状态）
2. UART0_RX
3. IIC_SCL
4. PWM2
16AIN2IO-IN,T+U1. 保留（上电默认状态）
2. GPIO PC4
3. PWM0
4. SAR ADC input channel 2
17HPOUTO--DAC output
18MICPRI--Right Microphone P input
19MICNRI--Right Microphone N input
20MICNLI--Left Microphone N input
21MICPLI--Left Microphone P input
22MICBIASO--Microphone bias output
23VCMO--VCM Output
24AGNDP--Analog ground
上表中 IO引脚的状态定义如下：I 输入O 输出IO 双向P 电源或地T+D 三态正下拉T+U 三态正上拉OUT 上电默认为输出模式IN 上电默认为输入模式所有IO支持驱动能力可配，上下拉电阻可配。Note1：PA4（PG_EN）引脚根据上电时电平状态判断是否进行编程，高电平时启动编程功能。
GPIO
功能介绍
通用I/O 接口支持超多个可编程的输入/输出管脚，每个GPIO端口都有相应的控制寄存器和配置寄存器，以满足不同应用的要求，共分为4组，每组最多可控制8个。其中，GPIO0对应的是芯片的PA口，GPIO1对应的是PB口，GPIO2对应的是PC口，GPIO3对应的是PD口。
[*]可编程控制的GPIO中断
[*]中断屏蔽控制
[*]上升沿、下降沿或双边沿触发
[*]高电平或低电平触发
[*]每个GPIO 管脚都可由软件单独配置为输入或输出
[*]可单独打开/关闭每个GPIO管脚
GPIO是作为第三功能与其他功能复用，复用关系由寄存器IO_REUSE_CFG配置，该寄存器的具体说明请查看DPMU模块里面的对应内容 ☞请点击这里查看。
复用关系由系统控制单元的寄存器IO_REUSE_CFG配置。。每一组管脚功能使用时需要配置对应的IO_REUSE_CFG寄存器位。模拟管脚需要根据复用情况先选择该管脚是作为模拟管脚使用，还是数字管脚使用。具体复用关系如下图所示：
图GPIO-1 CI1302&CI1303 GPIO复用关系
UART
功能介绍
系芯片有三路UART：UART0 - UART2。UART模块的主要特征如下：
[*]独立的发送FIFO和接收FIFO
[*]波特率可编程，支持DMA接口
[*]支持标准的UART协议
[*]开始bit错误检测
[*]支持奇偶校验
[*]数据帧可以配置为5，6，7，8bits
[*]stop位可配置为1bit，1.5bit，2bit
[*]支持Timeout中断机制，且Timeout大小可配置
[*]FIFO大小为64 * 8 bit，支持FIFO上溢出下溢出错误检测
[*]支持FIFO空满中断和传输错误中断
[*]最高可达3M波特率
通用定时器和PWM输出
功能介绍通用定时器可产生PWM波输出以及定时器中断信号，两个定时器单元可独立作为单独的定时器工作也可以组合成一个级联的定时器。定时器单元进行32位定时器的递减计数，可产生周期性的中断或者PWM波形，两个定时器单元进行级联工作时，需将TIMER_UNIT_0的周期性的中断作为TIMER_UNIT_1的计数时钟。定时器单元从寄存器TIMER_SC递减TIMER_SPWMC时，PWM输出置高，递减到0时PWM输出置低，同时产生可配宽度的中断信号，每个定时器单元具有如下一些特征：
[*]多种计数方式：单周期、自动重新开始以及自由计数模式
[*]PWM输出
[*]计数时钟分频
[*]级联模式
[*]可产生周期性中断
芯片有四个专用TIMER（TIMER0到TIMER3），六个专用PWM（PWM0到PWM5）。
通用定时器和PWM输出
功能介绍通用定时器可产生PWM波输出以及定时器中断信号，两个定时器单元可独立作为单独的定时器工作也可以组合成一个级联的定时器。定时器单元进行32位定时器的递减计数，可产生周期性的中断或者PWM波形，两个定时器单元进行级联工作时，需将TIMER_UNIT_0的周期性的中断作为TIMER_UNIT_1的计数时钟。定时器单元从寄存器TIMER_SC递减TIMER_SPWMC时，PWM输出置高，递减到0时PWM输出置低，同时产生可配宽度的中断信号，每个定时器单元具有如下一些特征：
[*]多种计数方式：单周期、自动重新开始以及自由计数模式
[*]PWM输出
[*]计数时钟分频
[*]级联模式
[*]可产生周期性中断
芯片有四个专用TIMER（TIMER0到TIMER3），六个专用PWM（PWM0到PWM5）。
IIS
功能介绍芯片内置多路IIS，外部可使用的为IIS0，该接口可以用来对接外部16/24/32位立体声数字音频信号编解码电路，可用于芯片内部CODEC无法满足应用需求的场合。
[*]接收端特征如下：
[*]支持AHB总线进行数据传输和APB总线进行寄存器配置；
[*]支持对LRCK、SCK和接收数据后对DMA请求信号的异常检测，并产生中断信号，可通过软件写1清除；
[*]支持连续与不连续传输；
[*]软件可配收发数据格式：IIS、左对齐和右对齐；
[*]软件可配收发数据的位宽：16bit、20bit、24bit、32bit；
[*]LRCK与SCK比例软件可配：1:32、1:64；
[*]声道数据合并可配（单、双声道独立配置）：接收时两个16bit的数据合并成32bit，发送时两个16bit的数据压缩成一个32bit数据发送，合并使能可以通过软件配置；
[*]软件可配接收或发送时左右声道数据对调；
[*]软件可配发送FIFO将空触发阈值：半空和四分之一空；
[*]软件可配接收FIFO将满触发阈值：¼满，⅛满，1/16满和1/32满；
[*]收发通道开关使能可通过软件配置；
[*]收发数据通道支持静音功能（数据发送时左右声道可独立静音）、单声道和双声道立体声功能；
[*]发送FIFO深度为32，宽度为32，接收FIFO深度为128，宽度为32；
[*]支持DMA方式数据传输；
[*]支持FIFO溢出中断；
[*]接收和发送通道完全独立，分别使用一套IIS SCK和LRCK时钟。
IIS传输有专用的DMA通道，此处不进行详细描述，芯片配套SDK开发包中已有完整的功能示例和驱动代码，用户可直接调用。
ADC
功能介绍芯片集成了一个12位的ADC，其主要特点如下：
[*]ADC分辨率为12-bit；
[*]采样率可达1MSPS（一次转换需15cycles，所以若要达到1MSPS的采样速率，必须保证时钟频率为15MHz）；
[*]6通道单端输入，注意芯片上只引出了通道5，通道0和通道1为芯片内部使用，用户无配置，除这几个通道外的其余通道不可用；
[*]1MSPS时，工作电流450μA；关闭时电流小于1μA；
[*]具有单次采样和连续采样模式，采样模式时序如下图所示。
图A-1 ADC单次采样模式时序图图A-2 ADC连续采样模式时序图
硬件设计CI1301、CI1302和CI1303芯片外围仅需要少量器件就可以支持各类语音应用。针对语音部分，该芯片可以支持单麦克风差分输入或单麦克风单端输入，也可以选择是否需要AEC回声消除功能。用户可以根据设计的应用方案功能、功耗和成本要求选择合适的电路，下面对该芯片一个最简单的应用参考电路图做具体描述。
应用参考电路图
应用参考电路图如图H-1，以CI1303为例（CI1301、CI1302和CI1303的引脚及电路图连接方式完全相同）。图H-1 最简方案的应用参考电路图上图为CI1303一个支持单麦克风差分输入和功放输出的最简应用方案电路图。该芯片可以采用5V直接供电，用户可按照上图中对应的外围器件规格来进行设计。
原理图设计时如果要考虑板级在线升级功能，可以将UART0引脚引出，以方便PCB板贴片完成后通过UART0对主芯片内部的Flash进行固件升级。芯片的PA4（PG_EN）引脚内部带上拉，上电默认为升级模式，开机后要检测外部UART0口发来的升级信号，如果有则直接启动升级。芯片默认的开机时间因为增加了升级模式的检测而延长，大概约850mS；如果用户对开机时间有很高的要求，可以将PA4脚引出，增加两个2.2KΩ的下拉电阻到地，两个2.2KΩ电阻连接的中间增加一个测试点，此时芯片开机为正常模式，开机时间大概约350mS，可以缩短开机时间。如果此时要在线升级可以通过外部给两个2.2KΩ电阻连接的中间测试点供高电平，将PA4引脚拉高，再通过UART0升级。
该芯片方案可选用差分麦克风设计或单端麦克风设计，推荐采用上图中的差分麦克风设计。如果用户对成本有要求，可以将上图中麦克风部分修改为单端麦克风设计，可以比差分麦克风少使用一些被动器件，但该方式仅推荐应用在麦克风线长小于20厘米的场合中，否则会因为线太长，抗干扰效果不够，导致语音识别效果没有差分麦克风设计的方式好。上图中功放采用的是AB类的功放，推荐采用8002功放芯片，用户也可以按照方案的要求自行选择功放芯片，如果不需要功放功能时也可以去掉该部分电路以降低成本。用户如果有AEC回声消除功能的需求，可以利用一个麦克风输入通道来接AEC的模拟信号输入。
用户如果对方案的功耗没有特殊要求时，建议直接采用芯片内部的PMU供电，如果有功耗要求，可以采用增加外部DCDC芯片给芯片1.1V供电，以降低功耗。芯片的UART口均支持5V通信，上图中的UART0口是接的3.3V信号，如果要接5V，在UART0的RX和TX管脚外围增加连接到5V的上拉电阻即可，不用额外增加电压转换电路。
启英泰伦提供了多种方案参考原理图，可以满足大多数通常应用场景。客户在实际应用开发中需要根据具体产品功能性能要求，系统特性及应用场景等审慎选择参考其中一种最适合产品的参考原理图进行参考和设计优化。 由于启英泰伦无法掌握所有产品系统和应用知识，望客户或方案合作方在量产前结合产品系统和应用场景对产品功能性能（含语音芯片及模块与产品系统的匹配性）进行充分的测试验证。如果在设计修改过程中有不清楚不确定的问题点，请联系启英泰伦FAE工程师进行充分沟通。参考方案列表如下：
方案名称方案功能方案应用场景文档中心链接
典型方案单麦差分麦克风输入，支持回声消除功能广泛适用于各种常规终端产品、支持播报音、支持回声消除的产品☞典型应用方案参考设计
高可靠方案较强ESD\EMC抗干扰能力，抗电源干扰能力，提高产品可靠性系统电源质量较差、产品可靠性要求高的、需要FCC\CE认证产品、对ESD有高要求产品参考☞高可靠性方案参考设计
低成本方案单端麦克风，不带AEC应用的最简电路对成本有极致要求、可靠性要求不高的产品，麦克风线长小于20cm内的产品，例如玩具类、快消类产品☞低成本应用方案参考设计
灯控照明方案AC-DC电源电路、可控硅控制、过零检测、外部DCDC供电灯控照明类产品，例如吸顶灯、台灯、筒灯等☞照明方案参考设计
低功耗方案1.1V电源采用外部DCDC供电，显著降低功耗对功耗有较高要求的产品，例如有能耗等级限制的产品☞低功耗方案参考设计
电池方案电池对语音系统供电、充放电、开关机控制等功能电池供电类智能语音产品，例如语音玩具，语音遥控器，智能语音个人穿戴产品等。☞电池方案参考设计
双麦方案双麦差分输入，不支持AEC功能有双麦增强、声源定位、高抗噪需求的产品☞双麦方案参考设计
该原理图原文件和PCB参考资料可以到 ☞启英泰伦语音AI平台 开发资料中下载并使用。
PCB Layout设计
电源电路
[*]电源走线 电源输入注意防护过压及浪涌防护，在5V输入设计TVS器件和4.7欧姆电阻，走线先经过TVS再经过电阻到芯片。电源走线直径依据实际电路电流大小而定，3.3V电源的走线线宽不小于15mil，1.2V电源的走线线宽不小于15mil。尽量使用覆铜方式走线，电源走线尽量短而粗，电源走线最窄处不低于8mil线宽，避免电源走线形成闭环线路。
[*]电源退耦电容 电源退耦电容，布局时靠近对应的管脚。
静电防护要求
两层板设计时，尽量走线在TOP层，保持BOTTOM地平面的完整性。如设计有ESD器件，将ESD器件尽量靠近插件的引脚，提高防护效果。
应用其它注意事项
[*]芯片内置的RC振荡器因半导体技术原理，在高温和低温环境会产生一定的温漂，用户的应用场景的工作温度范围如果为-40到85℃的，推荐电路方案采用外接晶振。另外，如果应用场景中需要高精度PWM输出（频率精度误差要求小于±2%）或高速串口通信（波特率大于115200bps），也推荐直接采用外接晶振。
[*]如果应用场景的工作温度范围在-10到70℃，且仅和上位机进行低速串口通信（波特率小于或等于115200bps），该类电路方案可以采用芯片内置的RC振荡器（上位机频偏 ≤ ±1.5%）。当上位机为免晶振设计时，需要尽量减小通讯误差。启英泰伦可提供串口波特率自适应方案，该方案需要在串口协议中增加一个握手指令，并且上位机保证在收到该握手指令的50ms内会按照协议要求回复。增加该自适应方案后，产品可以用于工作环境温度为-20到85℃的场景。
[*]如果应用场景对RC振荡器的频率精度无要求，可直接采用芯片内置的RC振荡器。
[*]芯片集成了PMU管理单元，PMU包含三个LDO，分别给芯片提供3.3V和1.1V电压，如对功耗无特殊要求，方案无需外部电源芯片，外供5V电源纹波需小于300mV。
[*]芯片采用无铅环保工艺制造，SMT焊接时请按照无铅标准设置炉温和时间等参数。
[*]芯片取用、包装时需注意静电影响，建议采用抗静电材料隔离。
[*]CI1303芯片支持大容量神经网络模型，具备更好的降噪效果并支持OTA升级功能，CI1301和CI1302芯片暂不支持OTA升级功能。
开发测试，确定UART2收发都用PA6引脚 PA5无UART功能
更新最新SDK 1.11.7，用开发板测试
代码：
#define BOARD_PORT_FILE "CI-D03GS02S.c"
else if (UARTx == UART2)
{
dpmu_set_io_reuse(PA5,FORTH_FUNCTION);
dpmu_set_io_reuse(PA6,FORTH_FUNCTION);
#if UART2_PAD_OPENDRAIN_MODE_EN
dpmu_set_io_pull(PA5,DPMU_IO_PULL_DISABLE);//RX关闭上拉，使用外部上拉
dpmu_set_io_pull(PA6,DPMU_IO_PULL_DISABLE);//RX关闭上拉，使用外部上拉
dpmu_set_io_open_drain(PA5, ENABLE);
#else
dpmu_set_io_pull(PA6,DPMU_IO_PULL_UP);//RX需开启上拉
#endif
}
页:
[1]