【CH32V307开发教程】第1章 初识RISC-V
本帖最后由 sunsili 于 2022-2-24 23:03 编辑【CH32V307开发教程】第1章 初识RISC-V
1.1 什么是RISC-V
了解RISC-V之前，先熟悉一个概念，指令集架构（Instruction Set Architecture，ISA）。
1.1.1 指令集架构ISA
还记得用C语言的编写的hello world程序吗？void main()
{
printf("Hello, World！");
}
该程序在PC、8位MCU、32位MCU这些不同的平台上都能正常运行，这是为什么呢？答案就是有一套标准规范，正因为编译器和芯片设计时都遵循这套规范，使得高级语言编写的程序经指定编译器编译后能直接运行在对应的芯片上。这套标准规范就是指令集架构（Instruction Set Architecture，ISA）。ISA主要分为复杂指令集（Complex Instruction Set Computer，CISC）和精简指令集（Reduced Instruction Set Computer，RISC），典型代表如下：
类型名称特点应用领域
复杂指令集CISCx86性能高
速度快
兼容性好PC
服务器
精简指令集RISCARM生态成熟
非离散
需授权移动设备
嵌入式设备
RISC-V开源
模块化
简洁
可拓展物联网
人工智能
边缘计算
ISA是底层硬件电路面向上层软件程序提供的一层接口规范，即机器语言程序所运行的计算机硬件和软件之间的“桥梁”。ISA主要定义了如下内容：
[*]基本数据类型及格式（byte、int、word……）
[*]指令格式，寻址方式和可访问地址空间大小
[*]程序可访问的通用寄存器的个数、位数和编号
[*]控制寄存器的定义
[*]I/O空间的编址方式
[*]异常或中断的处理方式
[*]机器工作状态的定义和切换
[*]……
ISA规定了机器级程序的格式和行为，即ISA具有软件看得见（能感觉到）的特性，因此用机器指令或汇编指令编写机器级程序时，必须熟悉对应平台的ISA。不过程序员大多使用高级语言（C/C++、Java）编写程序，由工具链编译转换为对应的机器语言，不需要了解ISA和底层硬件的执行机理。1.1.2 开源指令集RISC-VRISC由美国加州大学伯克利分校教授David Patterson发明。RISC-V（读作”risk-five“），表示第五代精简指令集，起源于2010年伯克利大学并行计算实验室(Par Lab) 的1位教授和2个研究生的一个项目（该项目也由David Patterson指导），希望选择一款指令集用于科研和教学，该项目在x86、ARM等指令集架构中徘徊，最终决定自己设计一个全新的指令集，RISC-V由此诞生。RISC-V的最初目标是实用、开源、可在学术上使用，并且在任何硬件或软件设计中部署时无需版税。2015年，为了更好的推动RISC-V在技术和商业上的发展，3位创始人做了如下安排：
[*]成立RISC-V基金会，维护指令集架构的完整性和非碎片化
[*]成立SiFive公司，推动RISC-V商业化
2019年，RISC-V基金会宣布将总部迁往瑞士，改名RISC-V国际基金会。作为全球性非营利组织，已在全球70多个国家拥有2000+成员。包括华为、中兴、阿里巴巴、沁恒微电子、乐鑫等众多国内企业。通过十多年的发展，RISC-V这一星星之火已有燎原之势。倪光南院士表示，未来RISC-V很可能发展成为世界主流CPU之一，从而在CPU领域形成Intel (x86)、ARM、RISC-V三分天下的格局。RISC-V 指令集规范官方下载地址：https://riscv.org/technical/specifications/1.1.3 RISC-V概述（1）模块化的指令子集RISC-V指令集采用模块化的方式进行组织设计，由基本指令集和扩展指令集组成，每个模块用一个英文字母表示。其中，整数（Integer）指令集用字母“I”表示，这是RISC-V处理器最基本也是唯一强制要求实现的指令集。其他指令集均为可选模块，可自行选择是否支持。RISC-V指令模块描述如下：
类型指令集指令数状态描述
基本指令集RV32I47批准32位地址与整数指令
支持32个通用寄存器
RV32E47草稿RV32I的子集
支持16个通用寄存器
RV64I59批准64位地址与整数指令集及
部分32位整数指令
支持32个通用寄存器
RV128I71草稿128位地址与整数指令集及
部分64位和32位整数指令
支持32个通用寄存器
扩展指令集M8批准乘法（Multiplication）与除法指令
A11批准存储器原子（Automic）操作指令
F26批准单精度（32bit）浮点（Float）运算指令
D26批准双精度（64bit）浮点（Double）运算指令
C46批准压缩（Compressed）指令，指令长度位16bit
Zicsr6批准控制和状态寄存器访问指令
上表基于20191213版非特权指令集规范手册，最新指令模块说明参考官网：https://riscv.org/technical/specifications/通常把模块“I”、“M”、“A”、“F”和“D”的特定组合“IMAFD”称为通用组合（General），用字母“G”表示。如用RV32G表示RV32IMAFD。（2）可配置的寄存器RV32I支持32个通用寄存器x0~x31，每个寄存器长度均为32位，其中寄存器x0恒为0，剩余31个为任意读/写的通用寄存器。为了增加汇编程序的阅读性，汇编编程时通常采用应用程序二进制接口协议（Application Binary Interface，ABI）定义的寄存器名称。RV32I通用寄存器如下：
寄存器名称ABI名称说明存储者
x0zero读取时总为0，写入时不起任何效果N/A
x1ra程序返回地址Caller
x2sp栈空间指针callee
x3gp全局变量指针（基地址）/
x4tp线程变量指针（基地址）/
x5 ~ x7t0 ~ t2临时寄存器Caller
x8s0/fp保存寄存器/帧指针（配合栈指针界定函数栈）Callee
x9s1保存寄存器（被调用函数使用时需备份并在退出时恢复）Callee
x10, x11a0, a1函数参数寄存器（用于函数参数/返回值）Caller
x12 ~ x17a2 ~ a7函数参数寄存器（用于函数参数）Caller
x18 ~ x27s2 ~ s11保存寄存器（被调用函数使用时需备份并在退出时恢复）Callee
x28 ~ x31t3 ~ t6临时寄存器Caller
[*]Caller：来访者，简单来说就是打电话的，即调用函数的函数，
[*]Callee：被访者，简单来说就是接电话的，即被调用函数
[*]寄存器的宽度由ISA指定，如RV32的通用寄存器宽度为32位，RV64的通用寄存器宽度为64位。
[*]如果支持浮点指令，则需额外支持32个浮点（Float Point）寄存器
[*]不同于ARM，RISC-V中PC指针不占用通过寄存器，而是独立的，程序执行中自动变化，无法通过通用寄存器访问和修改PC值。
此外，RISC-V还定义了一组控制和状态寄存器（Control and Status Registers，CSR），用于记录内核运行状态。详情参考特权指令集规范：https://riscv.org/technical/specifications/**（3）特权级别 **RISC-V规定如下四个特权级别（privilege level）：
等级（Level）编码（Encoding）名称（Name）缩写（Abbreviation）
000用户/应用模式（User/Application）U
101管理员模式（Supervisor ）S
210Reserved-
311机器模式（Machine）M
[*]机器模式（M），RISC-V处理器在复位后自动进入机器模式（M），因此，机器模式是所有RISC-V处理器唯一必须要实现的特权模式。此模式下运行的程序权限最高，支持处理器的所有指令，可以访问处理器的全部资源。
[*]用户模式（U），该模式是可选的，权限最低。此模型下仅可访问限定的资源。
[*]管理员模式（S），该模式也是可选的，旨在支持Linux、Windows等操作系统。管理员模式可访问的资源比用户模式多，但比机器模式少。
通过不同特权模式的组合，可设计面向不同应用场景的处理器，如：
模式数量支持模式目标应用
1M简单嵌入式系统
2M，U安全嵌入式系统
3M，S，U支持Unix、Linux、Windows等操作系统
1.2 沁恒RISC-V处理器及Roadmap1.2.1 沁恒自研RISC-V处理器沁恒微电子从2017年开始关注并研究RISC-V开源指令集的32位MCU架构，针对快速中断响应、高带宽数据DMA进行优化，自定义压缩指令，研发设计硬件压栈（HPE，Hardware Prologue/Epilogue），并创新性提出免表中断（VTF，Vector Table Free）技术，即免查表方式中断寻址技术，同时引入两线仿真调试接口。目前已形成了侧重于低功耗或高性能等多个版本的RISC-V处理器。特点如下：
Core特点
支持指令流水线特权模式中断嵌套硬件压栈免表中断整数除法周期内存保护
V2ARV32EC2级M2级02路-无
V3ARV32IMAC3级M+U2级2级4路17无
V4ARV32IMAC3级M+U2级2级4路17RV标准PMU
V4BRV32IMAC3级M+U2级2级4路9无
V4CRV32IMAC3级M+U2级2级4路5RV标准PMU
V4FRV32IMAFC3级M+U8级3级4路5RV标准PMU
1.2.2 沁恒RISC-V系列MCU沁恒微电子结合多年USB、低功耗蓝牙、以太网等接口的设计经验，基于多款自研RISC-V处理器，并基于32位通用MCU架构外加USB高速PHY、蓝牙收发器、以太网PHY等专业接口模块推出增强版MCU+系列产品。沁恒RISC-V系列MCU Roadmap如下：
1.3 工业级互联型MCU CH32V307本教程基于沁恒微电子工业级互联型RISC-V MCU CH32V307，通过讲解RISC-V常用汇编指令，分析CH32V307的每个外设功能及使用方法，配合详细的示例代码，帮助大家熟悉RISC-V平台的嵌入式开发。CH32V307配备了硬件堆栈区、快速中断入口，在标准RISC-V基础上大大提高了中断响应速度。加入单精度浮点指令集，扩充堆栈区，具有更高的运算性能。扩展串口U(S)ART数量到8组，电机定时器到4组。提供USB2.0高速接口（480Mbps）并内置了PHY收发器，以太网MAC升级到千兆并集成了10M-PHY模块。详细参数如下：沁恒官网资料下载：
[*]CH32V307数据手册
[*]CH32V307评估板说明及参考应用例程
页:
[1]